Inicio Altera Kit de evaluación embebido para FPGA

Kit de evaluación embebido para FPGA

259
0

Kit de evaluación embebido para FPGA

El distribuidor global de semiconductores y componentes electrónicos Mouser Electronics, y perteneciente a la multinacional TTI, ha anunciado la disponibilidad del MAX 10 Nios II Embedded Evaluation Kit (NEEK) de Terasic Technologies, un kit de evaluación embebido para FPGA que soporta los procesos de test y desarrollo de FPGA (Field Programmable Gate Array) no volátiles Altera MAX 10, que ofrece un entorno de diseño completo con todo lo necesario para crear un sistema basado en procesamiento.

El kit ayuda a los desarrolladores adaptar rápidamente su procesador e IP y así adecuarse a las necesidades específicas sin tener que limitar el software.

Este nuevo kit de evaluación embebido para FPGA Terasic MAX 10 NEEK incluye un Altera MAX10 10M50DAF484C6G FPGA, con dos convertidores de analógico a digital (ADC), 1.638 Kbits de memoria embebida y 5.888 Kbits de memoria Flash, y contiene 50.000 elementos lógicos (LE) programables. El procesador RISC Nios II de 32 bit soporta una amplia variedad de sistemas operativos e incorpora herramientas de desarrollo gratuitas.

La placa MAX 10 NEEK ofrece 256 MBytes de DDR3 SDRAM, 512 MBytes de Flash quad-SPI y un socket Micro SD para almacenamiento adicional. También dispone de un panel táctil capacitivo de cinco puntos LCD de 800×480 y módulo de imagen digital para facilitar el desarrollo de aplicaciones multimedia.

Los diseñadores pueden usar el USB-Blaster II o JTAG (opcional vía cabezal de 10 pines) para test y depuración.

Otras características destacables en el kit de evaluación embebido para FPGA

La placa también se caracteriza por Gigabit Ethernet, conexión PS/2 y un cabezal de expansión Terasic Mini Digital (TMD) de 2×6, así como por soporte de audio de 24 bit, HDMI RX (vídeo 3D) y una entrada de cámara a color MIPI CS-2 de 8 MP.

El kit de evaluación se presenta con archivos de diseño (incluyendo BOM, esquemas y distribución de salida) y el entorno de diseño integrado (IDE) Altera Nios II y es compatible con el software Altera Quartus II FPGA.