Inicio Tarjetas funcionales Módulo ADC/DAC de baja latencia

Módulo ADC/DAC de baja latencia

359
0

Con memoria incorporada en el propio chip para disminuir los tiempos de acceso, este módulo ADC/DAC de baja latencia es idóneo para abordar tareas como DRFM, simuladores de radar y smart jammers.

VadaTech ha anunciado su nueva placa FPGA VPX570 Virtex UltraScale+ con un ADC de 12 bits con velocidades de hasta 5.4 GSPS, y un DAC de 12 bits con velocidades de hasta 6 GSPS. La VPX570 constituye un módulo ADC/DAC.

Tanto la EV12DS460A como la EV12AS350A disponen ambas de interfaces paralelas a la FPGA, evitando de esta forma la latencia asociada a la serialización y deserialización de los datos.

La FPGA XCVU13P dispone de 360 Mb de memoria UltraRAM en el mismo chip, lo que con la selección ADC y DAC, convierten a este módulo en idóneo para aplicaciones de baja latencia como DRFM, simuladores de radar y smart jammers.

La FPGA tiene una interfaz directa a la parte posterior de la E/S mediante SERDES y LVDS, soportando PCIe, SRIO, GbE/10GbE/40GbE o conexiones backplane Aurora.

Las señales E/S de propósito general para, por ejemplo, actuar a modo de disparador, son enrutadas a través del panel frontal que también contiene ocho indicadores LED bicolores.

Funcionamiento del módulo ADC/DAC de baja latencia

Módulo ADC/DAC de baja latenciaEl ADC y el DAC tienen un reloj común de sampleo, el cual puede ser alimentado desde el panel frontal (reloj Direct RF), o bien desde el PLL bloqueado a una fuente de reloj de referencia de 10/100 MHz que viene del panel frontal o del backplane. La selección del reloj de muestreo se realiza en el momento de la adquisición.

Este módulo ADC/DAC de baja latencia de VadaTech proporciona la capacidad de administración y monitorización de su estado utilizando la probada plataforma software de administración de tier 2 de la misma VadaTech.

Un controlador de administración en placa proporciona la capacidad de acceder a los sensores de la placa, administrando las actualizaciones de imagen de la FPGA.

Esta unidad también se encuentra disponible en un rango de temperatura y absorción de golpes en el estándar ANSI/VITA 47 de hasta V3 y OS2.

DEJA UNA RESPUESTA

Please enter your comment!

  Acepto la politica de privacidad y la suscripcion gratuita al semanario de noticias.

Informacion sobre proteccion de datos

  • Responsable: NTDhoy, S.L.
  • Fin del tratamiento: Controlar el spam, gestion de comentarios
  • Legitimacion: Su consentimiento
  • Comunicacion de los datos: No se comunican los datos a terceros salvo por obligacion legal.
  • Derechos: Acceso, rectificacion, portabilidad, olvido.
  • Contacto: info@ntdhoy.com.
  • Informacion adicional: Mas informacion en nuestra politica de privacidad.

Please enter your name here

Este sitio usa Akismet para reducir el spam. Aprende cómo se procesan los datos de tus comentarios.