Inicio Artículos de fondo Implementación práctica de PCI Express Gen3 a través de cableado óptico (III)

Implementación práctica de PCI Express Gen3 a través de cableado óptico (III)

273
0

Viene de Implementación práctica de PCI Express Gen3 a través de cableado óptico (II)
Selección de componentes

Muchos esfuerzos previos al desarrollo del estándar necesitan la implementación de funciones todavía no disponibles en productos del mercado. Esto se suele conseguir usando FPGA y cantidades significativas de componentes discretos. En el caso de PCIe Gen3, no obstante, hay dispositivos en fase de producción con la funcionalidad necesaria para implementar la prueba del sistema, aunque no están optimizados para esta aplicación específica.

Para seleccionar el módulo óptico más apropiado en este test de aplicación hay que tener en cuenta varios factores, como ancho de lane, formato y compatibilidad. A pesar de que la especificación PCIe permite enlaces de dos, cuatro, ocho, doce y dieciséis lanes, los módulos ópticos se suelen fabricar en configuraciones de ocho y doce lane. Se eligió una configuración de ocho lanes porque es la más empleada en diseños PCIe 2.0 de elevado rendimiento y se espera que se beneficie de una popularidad similar durante la migración al estándar PCIe Gen3. Además, la abundancia de productos endpoint PCIe de 8 lane off-the-shelf dotó al equipo de diseño de una amplia capacidad de elección de dispositivos. Los formatos CXP y MiniPOD son las dos opciones más atractivas por su disponibilidad y buen rendimiento.

Al final, los profesionales se decantaron por el formato MiniPODTM gracias a su configuración óptica paralela embebida, que se monta directamente en la PCB y ayuda a mejorar el diseño eléctrico y mecánico. El módulo óptico MiniPODTM (mostrado en la fotografía inicial) tiene una dimensiones de 18.6 x 22 mm y acepta una cubierta de cable plana (fibra) o redonda. Las ventajas de los cables ribbon planos incluyen menor perfil y tiling denso de módulos, mientras que los redondos destacan por diseño rugerizado y mayor flexibilidad en el enrutamiento de fibra. Como se muestra más adelante, los módulos ópticos MiniPOD™ se acoplan vía un cable ribbon plano que se termina usando un conector MTP estándar.

A diferencia de los montajes edge de tarjeta utilizados por módulos CXP, una unidad MiniPODTM se puede ubicar fácilmente en la tarjeta, a 5” (127 mm) de la electrónica del driver de alta velocidad. Manteniendo las trazas de PCB que portan las señales eléctricas de 8 Gbps a una longitud mínima, se reducen las pérdidas y la distorsión experimentadas por los efectos “capacitive skin”. Esto contrasta con soluciones de montaje edge, como cables PCIe ópticos o eléctricos, que pueden contar con longitudes de traza de 12 a 20” (de 304,8 a 508 mm) o más y requerir materiales especiales de PCB, de-emphasis de transmisor, ecualización de receptor y CDR para superar los posibles problemas de integridad de señal. Además, los cables ópticos embebidos se pueden terminar con un conector MTP compacto de bajo coste en el panel frontal, una solución que ocupa mucho menos espacio que una solución de montaje edge CXP o PCIe.

Figura 4 Óptica paralela embebida de doce canales MiniPOD™ (Transmisión / Recepción).
Figura 4 Óptica paralela embebida de doce canales MiniPOD™ (Transmisión / Recepción).

El switch Gen3 PEX8748 de 48 lanes, fabricado por PLX Technologies, fue el elegido para servir como el controlador PCIe para ambos puntos finales (endpoints) al incorporar funciones que se pueden emplear para soportar una operación de dominio óptico. Sus principales características se detallan a continuación:

  • La familia PLX PEX tiene la capacidad de inhabilitar la función de detección de receptor, eliminando así la necesidad de una impedancia de 50 Ω no disponible en cables ópticos. En este modo, los switches realizan la negociación de velocidad de enlace mediante la decodificación del flujo de datos entrante.
  • El dispositivo usado en este experimento resuelve los problemas potenciales de EIDLE porque se puede configurar para ignorar los cambios en el flujo de datos que podrían dar lugar a una parada eléctrica. De esta forma, continúa “rastreando” símbolos de datos específicos que señalan una solicitud de negociación de velocidad de enlace, por lo que los enlaces ópticos pueden efectuar la enumeración y la comunicación de la información de condiciones, lanes y velocidad con todo el ancho de banda operativo. Así, todavía existiría un pequeño problema porque la funcionalidad EIDLE modificada del switch no permite la entrada ni la salida desde el estado Active State Power Management (ASPM). Esto se puede resolver mediante la inhabilitación y la posterior rehabilitación del puerto activo para iniciar un link retraining. Sin embargo, el control de registro, (por ejemplo, reubicación de fuente, programación BAR, reprogramación de registro posible de endpoints, bloqueo de mensaje, etc.) requiere rutinas de gestión alternativas. La familia de switches PEX también incluye algunas fuentes para control del mensaje.
  • El switch EX soporta un modo clocking asíncrono para recuperar datos que permite a cada extremo del enlace óptico PCIe operar de manera independiente. No obstante, hay que recordar que dicho modo asíncrono no soportará Spread Spectrum Clocking (SSC) de sistema, que se suele emplear para minimizar la interferencia electromagnética (EMI) radiada desde las trazas de tarjeta de circuito que portan las señales PCIe. Aunque esto no se necesita en enlaces ópticos, en aquellos casos donde las emisiones son elevadas, la línea PEX de PLX integra la característica de aislamiento SSC que facilita la operación en modo de frecuencia constante, al mismo tiempo que se reducen las emisiones.

Sigue en Implementación práctica de PCI Express Gen3 a través de cableado óptico (IV)