Inicio Artículos de fondo Implementación práctica de PCI Express Gen3 a través de cableado óptico (II)

Implementación práctica de PCI Express Gen3 a través de cableado óptico (II)

195
0

Viene de Implementación práctica de PCI Express Gen3 a través de cableado óptico
Soluciones disponibles previas al estándar PCIe 3.0

Aunque pasarán unos cuantos años hasta que el PCIe SIG lance estándares para interconexiones PCIe Gen3 basadas en fibra, ya se encuentran disponibles comercialmente algunos productos que se pueden adaptar para ofrecer una solución provisional. La combinación de dispositivos y módulos ópticos paralelos puede ayudar a acelerar el proceso de desarrollo de productos de interconexión óptica para aplicaciones específicas en mercados críticos, los cuales no pueden esperar a que concluya el proceso de especificaciones para medios ópticos Gen2 / Gen3.

Como el interface entre las capas MAC y PHY de PCIe es sencillo y bien documentado (Figura 2), parece relativamente sencillo el uso de switches PCIe 3.0 comercialmente disponibles u otros componentes de punto final (endpoints) para dirigir un módulo transceptor óptico paralelo en lugar de un driver SerDes multicanal definido en la especificación de tercera generación. Para las aplicaciones de elevado rendimiento que PCIe 3.0 está especialmente indicado, hay que asumir que necesitarán, al menos, ocho lanes paralelas de capacidad.

Figura 2 Diagrama de bloque funcional PCI Express PHY. Cortesía de Intel.
Figura 2 Diagrama de bloque funcional PCI Express PHY. Cortesía de Intel.

Esos endpoints multi-lane se pueden implementar mediante arrays de láser de cavidad vertical y emisión superficial (VCSEL) alojados en cualquiera de los módulos de transmisión / recepción (Tx / Rx) ópticos de Avago o cualquier otra compañía del mercado. Estos módulos basados en VCSEL soportan doce canales paralelos, operan a 8 o más Gbps por lane y ofrecen hasta 150 metros de conectividad. Avago fabrica módulos ópticos en los formatos mecánicos más demandados, como MiniPOD™, MicroPOD™, CXP, PPOD y QSFP+.

Con el objetivo de evaluar la viabilidad de usar productos comerciales, se construyó un sistema de demostración, compuesto por un PC host con una tarjeta adaptadora PLX, que empleaba el switch Gen3 PEX8748 de 48 lane.

Los switches dirigen módulos ópticos MiniPOD™ de 10 Gbps y 12 lane de Avago Technologies (Series AFBR-81/82), con ocho lanes ópticas activas y cuatro lanes inactivas. Algunos detalles de su construcción y operación se explicarán más adelante.

Figura 3 Diagrama de bloque de la prueba de la demostración de enlace PCIe óptico.
Figura 3 Diagrama de bloque de la prueba de la demostración de enlace PCIe óptico.

Retos del dominio óptico

Una de las principales razones para crear una prueba del sistema era demostrar la viabilidad de adaptar componentes comercialmente disponibles para uso en enlaces PCIe ópticos. Además, el desarrollo y la comprobación del prototipo revelaron diversas cuestiones que tendrán que ser resueltas por la primera generación de productos dedicados a soportar el protocolo PCIe en el dominio óptico.

Estas son algunas de esas cuestiones:

  • Detección del Receptor: El cableado óptico paralelo usado en estas aplicaciones no tiene un interface eléctrico para presentar una impedancia de 50 Ω, normalmente utilizada por el transmisor PCIe para “mostrar” la presencia de una conexión. Donde existe una carga adecuada, el transmisor “recibe un aviso” para operar en uno de los diferentes modos que puede detectar el receptor. Aquí, se emplea como una cola para comenzar a enviar una serie de señales de prueba de línea que permiten al receptor calcular los parámetros del ecualizador. En aquellas aplicaciones que usan un dispositivo PCIe MAC para soportar una conexión óptica, sus funciones de prueba de línea y ecualizador deben inutilizarse de alguna manera.
  • Modo reposo eléctrico: Los interfaces eléctricos PCIe poseen funciones para situar al enlace en un modo de reposo eléctrico de ahorro energético (energy-saving Electrical Idle – EIDLE) cuando no hay que transmitir datos. Este modo puede causar problemas en enlaces ópticos cuando los periodos de calentamiento del transceptor provoquen “chatter” de línea o bias impropio que guíen a una detección EIDLE “falsa” y a una salida del estado EIDLE.
  • Clocking: Dado que muchos enlaces PCIe ópticos no cuentan con los extremos de la conexión en la misma cubierta, se puede asumir que no compartirán las mismas señales de Reset o reloj de sistema. En estos entornos, como describe la demostración, no existen razones para implementar un reset o clock síncrono en el enlace, ya que los puntos finales (endpoints) pueden soportar una operación de reloj asíncrono.
  • Reinicio remoto: En muchas aplicaciones, una tarjeta óptica remota de enlace PCIe se alimenta con anticipación al sistema principal (Servidor / PC). En estos casos, dicha tarjeta se debe configurar para establecer un reinicio autónomo (una vez que el sistema box se encuentra activo). En cambio, si el sistema operativo está bajo el control del usuario, la solución se puede alimentar de múltiples formas. Aunque no es lo más común, esto puede ser deseable en aquellos sistemas donde el software de aplicación incluye rutinas para revisar el estado del enlace. En esta última configuración, el sistema operativo puede comenzar métodos de enumeración / programación después de que los sistemas confirmen que “están listos”.

Señales externas / fuera de banda: La actual especificación de cableado externo PCIe para cable coaxial de cobre define señales extra que no serán portadas en la solución óptica de las series AFBR-81/82. Por ejemplo, CREFCLK, el Reloj de Referencia de Cable de 100 MHz no se necesita, ya que el reloj se recupera desde el flujo de datos mediante los transceptores PCIe. Además, los siguientes pines de alimentación eléctrica no son aplicables al usar un cable óptico.

(a) SB_RTN – el retorno de Señal para Señales Sideband single-ended
(b) CPRSNT# – el Subsistema de Cable Instalado / Downstream Powered-up
(c) CPWRON – la Notificación Válida de Alimentación de Subsistema Upstream
(d) CWAKE# – la Señal de Gestión Eléctrica para Eventos Wakeup
(e) CPERST – los pines de Reinicio de Plataforma de Cable PERST#

Las notas de diseño en operación asíncrona, el Modo Reposo Eléctrico y otros aspectos aquí tratados se encuentran disponibles a través de los representantes técnicos de PLX.

Sigue en Implementación práctica de PCI Express Gen3 a través de cableado óptico (III)