Asis Rodríguez

Entorno de desarrollo para control de motores

Disminuir tamaño de fuente Aumentar tamaño de fuente Texto Imprimir esta página

Entorno de desarrollo para control de motores

Altera Corporation anuncia un nuevo Entorno de Desarrollo para Control de Motores (Motor Control Development Framework) que proporciona un nivel sin precedentes de integración del sistema, prestaciones escalables y flexibilidad, al tiempo que reduce notablemente el tiempo de desarrollo y los riesgos en el diseño del sistema de control del motor.

Este entorno incluye un conjunto de diseños de referencia personalizables de control integrados en el chip, para uno o varios ejes, así como un catálogo de tarjetas de desarrollo de hardware para control de motores junto con una metodología de diseño del sistema y del software para cubrir los diferentes requisitos de los sistemas de accionamiento de próxima generación.

El entorno aprovecha al máximo la capacidad del hardware para proceso de señal digital (digital signal processing, DSP) y la CPUembebida de soft en las FPGA Cyclone IV y Cyclone V, así como los procesadores de doble núcleo ARMCortex-A9 MPCore en el subsistema procesador de hardware (Hard Processor Subsystem, HPS) de las FPGA en SoC Cyclone V para ofrecer una partición flexible y óptima de hardware/software que ayuda a los diseñadores a cubrir sus necesidades específicas de prestaciones en la aplicación final.

Este nuevo entorno maximiza la productividad del diseñador al proporcionar un entorno de desarrollo a nivel de sistema que permite a los diseñadores utilizar algoritmos de software de alto nivel para la gestión del sistema así como funciones de control de mayor nivel, todo ello integrado con bucles acelerados de control de baja latencia implementados en la FPGA.

El entorno aplica una metodología de diseño basada en modelo en MATLAB/Simulink para el desarrollo de bucles de control de motores con un uso intensivo de DSP, como los que se caracterizan al control orientado a campo. Una asignación óptima a los coprocesadores en la FPGA y la perfecta integración con el software ejecutado en los procesadores integrados se realiza gracias a las herramientas de diseño a nivel de sistema DSP Builder y Qsys.

Utilice nuestro SERVICIO AL LECTOR GRATUITO para contactar con el proveedor